Arquitetura e Organização de ComputadoresIntrodução aos Sistemas de Computação
O que é Arquitetura de Computadores?
4 min de leitura · 23ª mais cobrada em Arquitetura e Organização de Computadores
O que é isto
Arquitetura de computadores é o contrato visível entre programa e máquina: o conjunto de instruções (ISA), os tipos de dados e os modos de endereçamento — como a instrução aponta o dado. Organização é a realização desse contrato em hardware: o caminho de dados que transporta e calcula valores, as caches (cópias rápidas da memória), o pipeline que sobrepõe estágios de instrução, e os barramentos que ligam os blocos.
A cisão existe para o binário e o compilador — o programa que traduz o código-fonte em instruções da ISA — poderem ficar fixos enquanto o chip muda. A mesma ISA admite organizações diferentes. MIPS de 32 bits, 32 registradores visíveis (armazenamentos rápidos que o programa nomeia) e modelo carga/armazenamento (só essas instruções tocam a memória) pode ser ciclo único, multiciclo ou pipeline; o programador vê as mesmas instruções, mas o CPI (ciclos por instrução) e a frequência do relógio mudam.
Ideia central
| Aspecto | Arquitetura (ISA) | Organização |
|---|---|---|
| Pergunta | O que o programa pode pedir? | Como o hardware cumpre o pedido? |
| Exemplos | códigos de operação (o nome da operação na instrução: ADD, MOV), registradores visíveis, carga/armazenamento vs operando na memória |
estágios de pipeline, tamanho de cache, ciclo único ou multiciclo |
| Quem vê | compilador e programador de assembly (a linguagem das instruções da ISA) | projetista da organização |
Camadas:
- Hardware: a CPU (bloco que busca e executa) e a memória (guarda instruções e dados).
- Software de sistema: o sistema operacional, que gerencia a máquina.
- Aplicação: o programa do usuário.
O programador de alto nível não precisa ver o caminho de dados. O programador de assembly vê a ISA. O número de estágios do pipeline é organização. Os bits 0x8B4500 são um MOV na ISA x86; o circuito que interpreta esses bits e o número de ciclos da execução são organização.
O mesmo ADD
ADD R3, R1, R2 grava em a soma do que está em e em . e dão ; .
Esse aparece tanto num microcontrolador barato quanto num servidor: as duas máquinas cumprem o mesmo contrato da ISA. O servidor pode ter cache maior e relógio distinto; a ISA continua a mesma.
Três organizações, um contrato
A ISA MIPS descreve ADD, as instruções de carga/armazenamento LW/SW e 32 registradores. Três organizações implementam essa mesma ISA.
Na organização de ciclo único, cada instrução termina inteira em um pulso. CPI . Esse pulso precisa cobrir o caminho mais lento — a ULA (o circuito que soma) mais a memória — então o relógio é longo.
A variante multiciclo quebra a mesma instrução em vários pulsos curtos. O CPI sobe e o período cai, porque cada pulso cobre um pedaço em vez do caminho inteiro. Nos dois casos o programador ainda escreve o mesmo ADD.
O multiciclo encurtou o relógio à custa de mais pulsos por instrução. No pipeline, busca, decodificação, execução, memória e escrita são cinco pedaços de instruções diferentes no mesmo instante: a ULA pode estar somando um ADD enquanto a memória já entrega o próximo. O CPI ideal continua perto de , agora com relógio mais curto — cada pulso dura um estágio, não o caminho ULA+memória do ciclo único.
ADD R3, R1, R2 continua significando nas três organizações; só o hardware que realiza o contrato muda. Um servidor com a mesma ISA e caches maiores, ou núcleos simples com menor tensão de alimentação, também muda só organização.
Em Resumo
Arquitetura (ISA) é a interface visível: instruções, tipos e modos de endereçamento.
Organização é a implementação: caminho de dados, caches, pipeline, barramentos.
A mesma ISA pode ter organizações distintas; CPI e frequência mudam, o contrato não.