Organização de Memória e Armazenamento

Organização de memória e armazenamento é a hierarquia de níveis endereçáveis em que o processador lê e escreve. O bit fica parado num latch, numa carga de capacitor, na orientação de um prato ou numa célula flash.

Classificar a célula, AMAT e mapeamento deste tópico — e a penalidade de falta no pipeline, além do gerenciamento de memória no sistema operacional — partem dessa hierarquia.

As páginas se agrupam em quatro blocos. O primeiro classifica a célula: latch sem atualização (SRAM) ou capacitor com atualização (DRAM).

O segundo justifica a hierarquia por localidade e conjunto de trabalho, e calcula AMAT: aninhada com penalidade, ou exclusiva Σ fᵢ tᵢ.

O terceiro fatia o endereço em tag, conjunto, palavra e byte, escolhe direto ou associativo por conjuntos, e compara write-back com write-through.

O quarto trata da memória auxiliar: T = seek + rotação + n×tr e RAID 1/3/5 no disco; página programa / bloco apaga no flash.

Sistemas de Memória distingue latch (SRAM, sem atualização) de capacitor (DRAM, com atualização). Sistemas de Memória Cache parte o endereço em tag|s|w|byte e conta linhas no direto ou de 4 vias.

AMAT aninhada ou exclusiva, e o conjunto de trabalho, estão em Projeto de Hierarquia de Memória. Write-back versus write-through quando n escritas atravessam a linha está em Sistemas de Memória Cache.

Seek, meia volta, n transferências e RAID 1/3/5 estão em Sistemas de Armazenamento Magnético. Página programa / bloco apaga e a FTL estão em Armazenamento em Estado Sólido.

Colocar o cache em SRAM e a principal em DRAM está em Sistemas de Memória. Isolar o tempo de acerto do nível rápido na AMAT está em Projeto de Hierarquia de Memória.