Eletrônica Digital

Uma família lógica é um conjunto de portas que compartilham a mesma tecnologia de transistores e os mesmos níveis de tensão para 0 e 1. Um PLD é o chip com a matriz AND–OR já fabricada: programam-se os cruzamentos que entram na soma de produtos.

Comparar famílias, ler NAND e NOR na rede CMOS e programar PROM, PAL ou PLA neste tópico partem desses níveis e dessa matriz.

As páginas se agrupam em dois blocos. O primeiro compara as famílias e lê a expressão na topologia CMOS: NMOS em série entre a saída e o terra realiza a NAND; NMOS em paralelo realiza a NOR.

O segundo decide qual plano da matriz se programa e o que isso restringe na SOP: AND fixo com OR programável, AND programável com OR fixo, ou os dois.

Consumo em repouso, atraso típico e se o 1 de uma família ainda é lido como 1 na seguinte estão em Famílias Lógicas. Quantas linhas de mintermos ou quantos produtos por OR o chip admite estão em Tipos de PLDs.

NMOS conduz e a saída vai a 0. Série no terra dá o complemento de A·B; paralelo dá o complemento de A+B. Essa leitura está em Famílias Lógicas.

PROM gera os 2ⁿ mintermos e programa só o OR. PAL programa os produtos, com cada OR já ligado a k entradas. PLA programa AND e OR e pode alimentar várias saídas com o mesmo produto. Os três estão em Tipos de PLDs.

A função a partir da rede de transistores está em Famílias Lógicas. A mesma SOP como cruzamentos fechados na matriz está em Tipos de PLDs.