Circuitos Sequenciais e de Memória

Um circuito sequencial é uma rede booleana cuja saída neste instante depende das entradas atuais e do valor já armazenado — o estado.

Células de um bit, registradores, máquinas de estado e temporização deste tópico — e o processador e a organização de memória nos tópicos seguintes — reutilizam esse estado e a borda que o atualiza.

As páginas se agrupam em quatro blocos. O primeiro decide como um bit permanece armazenado e quando Q muda: habilitação por nível ou amostra na borda.

O segundo monta palavras a partir dessas células: carregar, manter ou resetar um registrador; avançar um contador; endereçar 2ⁿ posições.

O terceiro percorre um diagrama de estados: classifica Moore ou Mealy pelo lugar da saída e conta bordas a partir do reset.

O quarto fixa o instante da amostra — período, borda, clock comum — e as desigualdades que o período precisa cumprir.

Flip-Flops e Latches calcula Q⁺ de um latch ou de um flip-flop: nível versus borda; tabelas SR, D, JK e T. Componentes de Memória aplica o mesmo JK a cada bit de um contador, ou liga N flip-flops D com habilitação síncrona e reset assíncrono.

Período T, borda de subida e por que um clock comum estão em Geração e Distribuição de Clock. Setup antes da borda, hold depois, o menor T que cabe o atraso até Q, a lógica e o setup, e a frequência máxima, estão em Sincronização em Circuitos Digitais.

Saída na bolha versus saída no arco, e o estado depois de N bordas a partir de q₀, estão em Máquinas de Estado. A palavra seguinte 011→100 e a capacidade 2ⁿ×w estão em Componentes de Memória.